Altera MAX 10 Clocking and PLL Manual de usuario Pagina 9

  • Descarga
  • Añadir a mis manuales
  • Imprimir
  • Pagina
    / 86
  • Tabla de contenidos
  • MARCADORES
  • Valorado. / 5. Basado en revisión del cliente
Vista de pagina 8
CLK Pin GCLK
CLK6n
(1)
GCLK[16,17]
CLK7p
(1)
GCLK[16,18,19]
CLK7n
(1)
GCLK[15,18]
DPCLK0 GCLK[0,2]
DPCLK1 GCLK[1,3,4]
DPCLK2 GCLK[5,7]
DPCLK3 GCLK[6,8,9]
Figure 2-1: GCLK Network Sources for 10M02, 10M04, and 10M08 Devices
DPCLK2
DPCLK3
DPCLK0
DPCLK1
CLK[0,1][p,n] CLK[2,3][p,n]
GCLK[0..4] GCLK[5..9]
UG-M10CLKPLL
2015.05.04
Global Clock Network Sources
2-3
MAX 10 Clocking and PLL Architecture and Features
Altera Corporation
Send Feedback
Vista de pagina 8
1 2 3 4 5 6 7 8 9 10 11 12 13 14 ... 85 86

Comentarios a estos manuales

Sin comentarios